>>2340818

> Hardwareluxx > Статьи > Железо > Видеокарты > Тест и обзор: AMD Radeon RX Vega 64 и RX Vega 56 – новые топовые видеокарты

Тест и обзор: AMD Radeon RX Vega 64 и RX Vega 56 – новые топовые видеокарты
PDFПечатьE-mail
Опубликовано: 15.08.2017 11:12Андрей Шиллинг

Страница 2: Архитектура Vega в подробностях - часть 1

Как мы уже упомянули, AMD производит GPU Vega 10 по 14-нм техпроцессу FinFET. В общей сложности на GPU присутствуют 12,5 млрд. транзисторов, так что сложность чипа сравнима с NVIDIA GP102 на GeForce GTX 1080 Ti. На GPU расположены, в общей сложности, 45 Мбайт памяти SRAM, AMD удвоила кэш L2 до 4 Мбайт. Ниже мы рассмотрим новые компоненты архитектуры Vega.
Память High Bandwidth Memory второго поколения

Начнем с используемой памяти. AMD выбрала HBM 2-го поколения. AMD поставила на данную память в качестве основы для архитектуры Vega, что нельзя назвать безупречным шагом. Разработка и производство памяти HBM2 развивались совсем не так, как планировали AMD и NVIDIA. По этой причине NVIDIA для игровых видеокарт решила не зависеть от HBM2, оснащая свои GPU памятью GDDR5X.

Со стороны AMD ситуация выглядит иначе. Архитектура Vega с самого начала разработана под память HBM2, поэтому AMD пришлось смириться с задержками, связанными с разработкой и производством памяти HBM2, поскольку первоначальные планы не оправдались.

Память HBM2, в отличие от HBM1, обеспечивает намного лучшую гибкость по возможностям расширения. Память HBM2 может устанавливаться в стеках на 2 Гбайт (2Hi HBM2), 4 Гбайт (4Hi HBM2), 8 Гбайт (8Hi HBM2) и 16 Гбайт (16Hi HBM2). На данный момент производители памяти HBM2 SK Hynix и Samsung могут выпускать стеки только до 8Hi HBM2. До сих пор неизвестно, кто изготавливает память HBM2 для AMD, SK Hynix или Samsung.

Спецификации памяти 16Hi HBM2 уже определены, поэтому ее можно производить. Конфигурация памяти на видеокарте определяется количеством стеков и их подключением. NVIDIA с видеокартами Tesla V100 опирается на четыре стека по 4 Гбайт, что дает 16 Гбайт в сумме. AMD для Radeon RX Vega выбрала вариант да стека по 4 Гбайт, поэтому мы получаем 8 Гбайт.

Некоторые преимущества High Bandwidth Memory известны еще по первому поколению памяти на видеокартах Radeon R9 Fury X. Пропускная способность памяти 512 Гбайт/с находилась на очень высоком уровне, также память HBM1 обеспечивала в два раза большую эффективность из-за низкого энергопотребления. По сравнению с памятью GDDR5 новая HBM2 должна работать еще более эффективно – в 3,5 раза. Память High Bandwidth Memory располагается на подложке рядом с GPU, поэтому она входит в упаковку GPU. В результате на печатной плате память занимает намного меньше места. AMD говорит об экономии до 75%.

Все эти преимущества верны и для Radeon RX Vega. Поскольку теперь используются всего два стека памяти, ширина интерфейса составляет 2.048 бита. Поэтому и пропускная способность памяти чуть меньше – 484 или 410 Гбайт/с.
Next Generation Compute Unit

AMD значительно улучшила потоковые процессоры архитектуры Vega по сравнению с Polaris. Ниже приведены основные пункты:

Улучшены блоки SIMD с Rapid Packed Math
16-битные регистры работают в два раза эффективнее
Удвоена производительность 16-битных операций с плавающей запятой
Увеличена эффективность 32-битных операций
Совместимость с IEEE2008
Блоки SIMD в NCU могут обрабатывать IEEE-совместимые операций FP16 с удвоенной скоростью
Операции со смешанной точностью
Полный набор операций Pack, Unpacked и Convert
Операция семплирования текстур возвращает в GPR результат в сжатом формате

AMD пересмотрела набор инструкций ISA (Instruction Set Architecture), в котором присутствует 40 новых инструкций. Некоторые из них упомянуты в списке выше, другие позволяют выполнять 512 8-битных операций за такт (инструкции QSAD и MQSAD), 256 16-битных операций за такт, 128 32-битных операций за такт. Все эти меры привели к повышению производительности в расчете за такт IPC (Instructions per Cycle) архитектуры Vega. Поскольку AMD сделала набор инструкций ISA открыто доступным, разработчики могут создавать соответствующие компиляторы.

Как мы уже упомянули, AMD в архитектуре Vega удвоила кэш L2 до 4 Мбайт по сравнению с архитектурой Polaris. Более крупный кэш L2 позволит сократить число передач данных в память HBM2 и из нее. Кроме того, теперь возможно прямое обращение к кэшу L2. Дизайн SRAM был позаимствован у архитектуры Zen, что дает меньшую на 18% площадь чипа, а также на 43% меньшее энергопотребление.

Целью архитектуры Vega было и увеличение тактовых частот, здесь NCU играют существенную роль. AMD удалось сократить дорожки прохождения сигналов NCU, что позволило снизить задержки, также у потоковых процессоров мы получаем конвейер с четырьмя ступенями. Тройки NCU используют общий кэш инструкций и данных. Все эти меры должны позволить Radeon RX Vega 64 с водяным охлаждением достигать частоты Boost 1.677 МГц.
Primitive Shaders и Rapid Packed Math

Из новшеств конвейера геометрии можно назвать то, что вершинные и геометрические шейдеры больше не обрабатываются по-отдельности. Вместо них используются шейдеры примитивов. Они могут включать в себя расчеты вершин и геометрии, также новые шейдеры позволяют лучше распределить нагрузку по доступным аппаратным ресурсам благодаря улучшенному блоку Load Balancer.

>>2341117

>В самом начале графического конвейера Parhelia-512 (после AGP интерфейса) находятся вершинные процессоры. Matrox включила в Parhelia-512 четыре модуля вершинных шейдеров, называемых "128-битный движок вершинных шейдеров/128-bit vertex shader engine". Если вы умножите 128 бит на 4 модуля, то получите магическое число 512. 128 бит получаются из расчета, что каждый из этих модулей может работать с четырьмя 32-битными числами с плавающей точкой одновременно, при условии что они составляют 4-операндный вектор. Движки вершинных шейдеров совместимы с двумя движками вершинных шейдеров в GeForce4 или с четырьмя вершинными процессорами в 3DLabs P10. Так что Parhelia-512 может работать с шейдерами в два раза быстрее GeForce4 при равных тактовых частотах.

Модули вершинных шейдеров Parhelia полностью совместимы с DX8.1 и предлагают даже большую гибкость, чем DX8.1, поэтому в дальнейшем будет объявлена совместимость с версией 2.0 (DX9). Впрочем, такая гибкость будет полезна, прежде всего, разработчикам до тех пор, пока весь конвейер (в его пиксельных и вершинных частях) не будет совместим с DX9. Помните, что основная цель модулей вершинных шейдеров заключается в подготовке вершин для последующих операций, осуществляемых модулями пиксельных шейдеров. Однако если пиксельные шейдеры не будут столь же гибки и программируемы, или если они не будут использовать числа с плавающей точкой, то вы можете бесконечно улучшать вершинные шейдеры, но вы будете ограничены пиксельными шейдерами.
После того, как вершины выйдут из движков вершинных шейдеров, они передаются на движок примитивов, который начинает собирать треугольники и отбрасывать вершины, выходящие за пределы экрана. Здесь обычно находится логика по отбрасыванию невидимых вершин, скрытых за поверхностями, чтобы чип не отрисовывал ненужные пиксели. К примеру, в Radeon 8500 используется технология HyperZ, а в GeForce4 – визуальная подсистема. Однако Matrox пришлось идти на компромисс с реализацией других возможностей, так что в Parhelia-512 не используется системы по отбрасыванию невидимых вершин, как у конкурентов.
В Parhelia-512 задействована логика быстрой очистки по Z (Fast Z-clear), которая нужна для быстрого заполнения Z-буфера массивами нулей. Подобная технология реализована в чипах ATi и nVidia. С таким количеством пропускной способности памяти, Parhelia-512 может обходиться и без использования эффективной технологии управления памятью, что потенциально может привести к задержкам только в будущих более сложных играх. Если вы накладываете большую пиксельную программу-шейдер (скажем, 50-100 инструкций) на пиксель, то при этом вы тратите жизненно важные такты. Однако если пиксель так никогда и не будет показан, то значительная часть исполнительных ресурсов пошла впустую. Как только все большее число игр будет задействовать пиксельные шейдеры DX8, то подобные недостатки смогут стать "Ахиллесовой пятой" Parhelia.
Ниже по конвейеру расположены четыре конвейера рендеринга пикселей. Такой учетверенный подход схож с nVidia GeForce256 и ATI Radeon 8500, или даже с 3DLabs P10. Собственно, именно по этой причине Matrox и выбрала такое решение. Но где Matrox действительно отличается от конкурентов, так это в возможности Parhelia в обработке четырех текстур на конвейер за такт, против двух у всех конкурентов. Благодаря такой особенности Parhelia-512 может обеспечить значительно более высокую производительность в играх следующего поколения, в которых используется несколько текстур. Причем этот шаг Matrox в достаточной степени безопасен, так как для разработчика намного легче задействовать несколько текстурных слоев, чем использовать пиксельные программы-шейдеры, учитывая сложность написания подобных программ и то малое количество карт, которые совместимы с пиксельными шейдерами DX8. В будущем ситуация, конечно, изменится, но живем то мы сейчас.

Каждый из текстурных модулей достаточно гибок для выделения вычислительных ресурсов в зависимости от типа приложения. К примеру, в Quake III Arena с преимущественно двойным текстурированием, Parhelia-512 может использовать незадействованные ресурсы текстурирования для осуществления 8-tap анизотропной и трилинейной фильтрации практически без ущерба производительности. Такая функция как нельзя лучше подходит для современных игр.
В каждом из текстурных модулей вычисляются координаты текстуры, текстура загружается и фильтруется, и, наконец, пиксели отсылаются на модули пиксельных шейдеров Parhelia-512.
Программируемость пиксельных шейдеров в Parhelia-512 не выше GeForce4, что означает их принадлежность больше к эффективным регистровым комбайнам, нежели к полностью программируемым модулям. В то же время они работают с целочисленными данными, а не с 32-битными числами с плавающей запятой, что требуется для совместимости с DX9. Таким образом, Matrox не может объявить о наличии этих двух ключевых функций, причиной чего, как и раньше, являются жесткие ограничения на площадь чипа. Поскольку чип изготовляется по 0,15 мкм техпроцессу и на нем присутствуют 80 млн транзисторов, Matrox пошла на ряд уступок для получения максимальной производительности под современными и будущими DX8 приложениями. Поэтому в Parhelia-512 нельзя назвать пиксельные шейдеры полностью программируемыми. Как уже упоминалось в обзоре 3DLabs P10, для перехода конвейера на числа с плавающей точкой, вам нужен, по крайней мере, 0,13 мкм техпроцесс, который придет в нормальное отлаженное состояние (на TSMC) только осенью.
Если сравнить с GeForce4, то конвейер пиксельных шейдеров в Parhelia-512 прогрессивнее, поскольку здесь мы наблюдаем пять ступеней конвейера пиксельных шейдеров (по сравнению с двумя в GeForce4). Таким образом, количество проходов по конвейеру пиксельных шейдеров в Parhelia-512 можно сократить, поскольку чип может не только выполнять 5 операций пиксельного шейдера за один проход на одном конвейере, но и выполнять 10 операций пиксельного шейдера за один проход на двух конвейерах. Как вы знаете, меньшее количество проходов обеспечивает большую пропускную способность и экономию ресурсов.
Итак, основной 3D конвейер Parhelia подходит к концу. Дальше данные отсылаются по 256-битной DDR шине памяти (256x2 опять же дают магическое число 512). Но мы пропустили две очень важные части конвейера, так что давайте остановимся на них поподробнее.
Аппаратные карты смещения (Displacement Mapping)

Перестал читать эту теоретическую шелуху еще в нулевые. Кеши они увеличили, шина большая. Да хуле толку от этого, когда выходит как пикрилейт.