>>53302

>Где они КОНКРЕТНО тебе поднасрали?

Везде
Единственная причина почему Интел их придумал - это чтобы хоть как-то контрить АМДшые 12 и 16 ядерники в десктопе, начиная с 3900X и 3950X
Наёбывать лохов мол у нас больше ядер - аж 24 ядра!!! Не то что в АМД!!!
Иначе они не нужны
1) Во-первых, они тупо занимают место, расходуют кремний и стоят денег
Вместо 4 E-ядер можно было бы поставить 1 P-ядро и было бы прекрасно:
Core i5-12600K = 7/14 ядер
Core i7-12700K = 9/18 ядер
Core i9-12900K = 10/20 ядер
Core i5-13600K = 8/16 ядер
Core i7-13700K = 10/20 ядер
Core i9-13900K = 12/24 ядер
2) Пыня-ядра не дают процессору работать нормально, они мешают повысить скорость рингбаса и прочих шин
3) Пыня-ядра не поддерживают инструкции, которые поддерживают нормальные ядра
4) Из-за пынь в Альдере отключили АВХ-512
5) Из-за пынь планировщик винды сходит с ума и кидает нагрузку не туда
6) Из-за пынь софт сходит с ума, античиты и защиты от копирования игр без обновления воспринимают пыня-ядра как вторую систему
7) Из-за пынь на Альдере невозможно запустить устаревший софт, программы и винду старую
8) Пыня-ядра сидят в 4 на одном кластере, постоянно серят под себя, мешают друг другу, у них шина доступа к данным одна на всех, им её не хватает, они постоянно друг другу мешают, кэша тоже всем не хватает
9) Интелу пришлось даже хуету под названием Интел АПО придумать, в котором тупо отрубаются 3 из 4 ядер в класстере, остаётся 1 рабочее, чтобы они не серили друг дружке, вот такое это говно
10) Из-за пыне-ядер Интел отобрал у нас Гипертрединг, потому что планировщик сходит с ума
И так далее...

>Да, прогресс пошёл только когда амуде начал огрызаться, так и родился легендарный алдер с пынеядрами.

Прогресс прекрасно шёл и без пыне-ядер
Пыне-ядра и раньше были в ноутбуках всяких, это не повод был их пихать в десктоп

Nova Lake (NVL)
Процесс NVL-HX N2P? Является ли это указанием на то, что используется процесс TSMC N2P?

Razor Lake (RZL)
(https://x.com/ZacharyIndy/status/2048088037532504396)
Сообщается, что GPU RZL-AX имеет конфигурацию Xe3P 32Xe и 16Xe.

Hammer Lake (HML)
Тестовый чип HML
Информация о Titan Lake обсуждалась ранее, а информация, связанная с HML (Hammer Lake), была подтверждена.

Razer Lake (RZL) пересматривается с использованием ядер Nova Lake (NVL). Как и в NVL, используются ядра P-cores (P-cores) и E-cores (E-cores), но есть разница — LP E-cores (Low Power E-cores) также могут быть включены в NVL, в то время как в RZL их, скорее всего, не будет. Даже если в RZL сохранится конструкция с LP E-cores, они, скорее всего, будут отключены или использованы для других целей, в частности, для поддержки механизма, который не будет работать с ядрами E-cores при выполнении обычных задач или в режиме ожидания. В процессорах RZL, как ожидается, будет использоваться сокет LGA.

NVL:
Планируется, что NVL будет иметь до 8 P-cores (P-cores) и до 16 E-cores (E-cores) (NVL-HX будет оснащён 8 P-cores и 16 E-cores, всего 24 ядра, но могут быть отличия в зависимости от продукта). NVL-HX, как ожидается, будет использовать процесс TSMC N2P для P-cores и расширенный N3P для E-cores. (В NVL используется LGA сокет, 8 P-cores и 16 E-cores, всего 24 ядра).

Гибридный дизайн:
Два P-cores поддерживают Hyperthreading (HT), а 4 P-cores и 8 E-cores могут иметь HT или нет. В общей сложности 12 P-cores (P-cores) поддерживают LP E-cores. Итоговая конфигурация: 2 P-cores с HT, 4 P-cores без HT, 8 E-cores с LP E-cores или без. Суммарное количество ядер: до 16 P-cores (8 с HT/4 с HT/8 E-cores/4 E-cores).

RZL:
Наследует часть ядер NVL, но с изменениями. P-cores: 4 P-cores с HT и 4 P-cores без HT, 4 P-cores с LP E-cores и 4 LP E-cores с LP E-cores. В общей сложности 16 ядер, 4 поддерживают LP E-cores. 8 E-cores и 8 LP E-cores (возможно, с отключенным LP E-cores). До 2 P-cores могут быть отключены в зависимости от продукта. 4 P-cores с HT и 4 P-cores без HT. В общей сложности 12 P-cores (8 с HT / 8 без HT / 8 E-cores).

Память:
В RZL используется LPDDR5X, а не DDR5. Ожидается, что для NVL будут использоваться и LPDDR5X, и DDR5, причём память для NVL будет иметь более высокие характеристики, чем у RZL.

GPU в RZL:
Как и в NVL, используется архитектура Xe3P (может различаться в зависимости от версии и ядра). Ожидается, что в RZL будет использоваться LP-GPU с архитектурой Xe3P, который может иметь 32 или 16 Xe. Также возможно, что в RZL будет использоваться отдельный GPU, изготовленный по технологии Chiplet.

Titan Lake (TTL):
Предназначен для серверов и рабочих станций, ориентирован на корпоративных клиентов. Ожидается, что TTL будет использовать маломощные E-cores, в отличие от NVL и RZL. В TTL также будут использоваться E-cores для Network-on-Chip (NoC) и дополнительные I/O, AI, NPU, а также сетевые порты. TTL, вероятно, получит больше ядер, чем RZL, и будет больше ориентирован на корпоративных клиентов, с возможностью использования в качестве Xeon в будущем.

Разница между RZL и TTL:
RZL имеет 5-12 P-cores, TTL — 12 P-cores с E-cores. TTL также имеет больше ядер и более высокое энергопотребление. TTL будет ориентирован на Data Center и будет иметь другие I/O и функцию Infinity Fabric. Также в TTL может использоваться технология V-Cache для увеличения пропускной способности памяти.

Ожидается, что TTL будет обладать высокой вычислительной мощностью для сетей и AI-ускорителей, с поддержкой AVX-512, GPUs и NoC.
TTL также будет поддерживать DLVR и другие сложные функции энергосбережения. Ожидается, что TTL будет использовать LPDDR5x, PCIe и другие интерфейсы для сетей и периферийных устройств.

RZL и TTL могут быть объединены в будущем:
Ожидается, что RZL и TTL будут использовать схожие технологии, но TTL будет ориентирован на более высокопроизводительные системы и скорее всего заменит RZL в будущих продуктах. Ожидается, что TTL будет иметь более широкую поддержку памяти и сетевых функций, а также лучшее управление питанием. Также предполагается, что TTL будет поставляться в различных конфигурациях для замены RZL.

Hammer Lake (HML):
Более высокая производительность, чем у RZL, но с фокусом на потребительский рынок, в отличие от TTL и NVL. HML имеет 16 P-cores и 32 E-cores, и, в отличие от NVL и TTL, не имеет LP E-cores. Он также не поддерживает Hyperthreading (HT) и использует LPDDR5X. Ожидается, что HML будет потреблять больше энергии (TDP) и будет иметь больше ядер, чем RZL и TTL. HML может заменить RZL и TTL в будущем, но его ядра могут иметь такие же характеристики, как у RZL и TTL.

Конфигурация кристалла и требования к памяти:
Ожидается, что в HML будет 16 P-cores, 32 E-cores и 2 LP E-cores (для сравнения: в RZL — 5-12 P-cores, в TTL — 12 P-cores). HML не будет поддерживать HT, но будет поддерживать Hyperthreading и другие функции, такие как AVX-512 и расширенные инструкции, а также Infinity Fabric и другие технологии, требующие высокой пропускной способности. Требования к памяти: V-Cache, I/O, DLVR, PCIe, LPDDR5x.
Ожидается, что HML будет иметь 16 P-cores (P-cores) для взаимодействия с другими процессорами и использовать LP E-cores (LP E-cores) для обмена данными с GPU (GPU). HML будет поддерживать расширенные AI и сетевые функции.

Общие спецификации:
TTL (32 ядра, 4 P-cores), NVL (24 ядра, 8 P-cores), HML (48 ядер, 16 P-cores, все с E-cores). RZL (5-12 P-cores). TTL и HML будут различаться по требованиям к памяти. HML будет иметь 4 P-cores, TTL — 8 P-cores, NVL — 8 P-cores. RZL будет использовать 5-12 P-cores для портативных устройств.
TL имеет 16 P-cores, 16 E-cores, NVL — 8 P-cores, TTL — 8 P-cores. HML будет иметь 32 P-cores и 32 E-cores.

Hammer Lake (HML) — это дизайн, ориентированный на рынок, в отличие от Nova Lake, которая является высокоуровневой (суперкомпьютерной). RZL (Razor Lake) — это средне-высокий (мейнстрим) сегмент, тогда как HML — это высокий сегмент. Ожидаемые размеры кристаллов: HML: в 4 раза (больше), TTL: в 2 раза (больше).